



[12] 发明专利申请公开说明书

[21] 申请号 96107886.3

[43]公开日 1997年2月26日

[11] 公开号 CN 1143860A

[22]申请日 96.5.24

[30]优先权

[32]95.5.26 [33]JP[31]127819/95

[71]申请人 松下电器产业株式会社

地址 日本大阪

[72]发明人 小原一刚

[74]专利代理机构 中国国际贸易促进委员会专利商标
事务所


代理人 杜日新

权利要求书 14 页 说明书 32 页 附图页数 41 页

[54]发明名称 逻辑合成方法、半导体集成电路和运算
电路

[57]摘要

自顶向下设计由多个寄存器及位于寄存器之间的复数个组合电路构成半导体集成电路中,把前述半导体集成电路由寄存器传送电平逻辑合成时,把具有关键路径组合电路的前部以高电压源作电源驱动,同时把其余部分和没有关键路径的其他组合电路以低电压源作电源驱动,在前述具有关键路径组合电路的前段的寄存器,设置把低电压信号变换成高电压信号的电平变换电路。因此,不增大关键路径的最大信号传送延迟时间,也无组合电路中的电平变换电路,即可容易地逻辑合成低功耗半导体集成电路。



权 利 要 求 书

1. 一种逻辑合成方法，在逻辑单元连接信息基础上，合成具有多数个寄存器和在多数个寄存器之间分别配置一个组合电路的半导体集成电路，其特征在于包括，

第一工程在前述某个组合电路的信号传送延迟时间在设计的延迟上限值以下的情况，把该组合电路合成在以低电压源作电源的第一组合电路，在前述某组合电路信号传送延迟时间超过设计的延迟上限值的情况，为把该组合电路信号传送延迟时间变成未达到设计的延迟上限值，将该组合电路的一部分，合成在以高电压源作电源的第二组合电路，同时把该组合电路的其余部分合成在前述第一组合电路，

第二工程判断是否有前述合成的该第一组合电路的输出，形成前述合成的第二组合电路输入的混合存在情况，在有该混合存在的情况，把该第一组合电路再合成在第二组合电路，

第三工程判断前述各个寄存器是否有向前述合成或再合成的第二组合电路输出信号的寄存器，当某个寄存器是这样的寄存器的情况，把这个寄存器合成为含有以高电压源作电源的寄存器上，在不是这样的寄存器的情况，把这个寄存器合成为以低电压源作电源的寄存器。

2. 根据权利要求 1 的逻辑合成方法，其特征在于，

关于第一程，

组合电路的一部分是该组合电路的前部，组合电路其余部分

是该组合电路的后部分。

3. 根据权利要求 2 的逻辑合成方法，其特征在于，

第一工程

在最初，把全部的组合电路用第一组合电路合成，

然后，判断前述合成的第一组合电路信号传送延迟时间是否超过设计的延迟上限值，有超过设计的延迟上限值的第一组合电路情况，把其整个的第一组合电路的前部再合成在第二组合电路上。

4. 根据权利要求 2 或 3 的逻辑合成方法，其特征在于，

在第一工程中，

信号传送时间在有超过设计的延迟上限值的第一组合电路情况，

把第一组合电路在概念上划分成多数个组合部分，首先把第一号的组合部分再合成在第二组合电路上，

此后，判断前述再合成后的组合电路信号传送延迟时间是否超过设计的延迟上限值，

其次，再合成后的组合电路信号传送延迟时间还超过设计的延迟上限值的情况，在所述第一组合电路内的信号传送方向移向下一个位置的组合部分，重复进行前述向第二组合电路的再合成和前述合成后的信号传送延迟时间的判断。

5. 根据权利要求 2 或 3 的逻辑合成方法，其特征在于，

在第一工程中，

把第一组合电路的前部再组合成为第二组合电路时，

把该第一组合电路在概念上划分为多数个组合部分，在该多

数个组合部分内，使用二分检索法，在对再合成为第二组合电路的前部的组合部分，重复地进行检索，直到前述第一组合电路的信号传送时间成为设计的延迟上限值以下，并且第二组合电路的个数变成最少。

6. 根据权利要求 2 的逻辑合成方法，其特征在于，

第一工程，

在最初，使用第一组合电路和由低电压源驱动的寄存器，把估算前述由低电压源驱动的寄存器和前述第一组合电路合成的信号传送延迟时间，

然后，判断前述估算结果是否超过设计的延迟上限值，有成为设计的延迟上限值以下的第一组合电路的情况，把该第一组合电路合成在第一组合电路，前述估算结果有超过设计的延迟上限值的第一组合电路情况，把该第一组合电路的前部合成在第二组合电路，

7. 根据权利要求 6 的逻辑合成方法，其特征在于，

在第一工程中，

信号传送延迟时间的估算结果有超过设计的延迟上限值的第一组合电路的情况，

把该第一组合电路在概念上划分为多数个组合部分，在信号传送延迟时间的估算结果和设计的延迟上限值比率的基础上，计算出应该合成在第二组合电路的组合部分个数和应该合成在第一组合电路的组合部分的比例，

此后，在构成前述第一组合电路的组合部分的个数和上述计算出的比例基础上，计算出应该合成为第二组合电路的前部的范

围,

其次,把由计算出的前部范围的组合部分合成为第二组合电路,其余部分合成为第一组合电路。

8. 根据权利要求 1 的逻辑合成方法,其特征在于,

在第一工程之前有,

在组合电路的构成部分内指定应该合成为第二组合电路的一部分,把前述指定了的组合电路的一部分合成为第二组合电路,同时在这个被合成的第二组合电路的前段,配置有把以高电压源作电源的电平变换电路的工程。

9. 根据权利要求 8 的逻辑合成方法,其特征在于,

被指定的组合电路的一部分是该组合电路的后部。

10. 根据权利要求 8 或 9 的逻辑合成方法,其特征在于,

指定是根据含有指定组合电路的结构部分里应该合成在第二组合电路中的部分的功能记述而进行的,

把前述功能记述在第一工程前输入。

11. 根据权利要求 8 或 9 的逻辑合成方法,其特征在于,

在第二工程和第三工程之间有,

判断在第二组合电路和其他的第二组合电路之间是否有电平变换电路,在有电平变换电路情况,删除这个电平变换电路的工程。

12. 根据权利要求 1 的逻辑合成方法,其特征在于,

在第一工程中,

信号传送延迟时间在超过设计的延迟上限值的组合电路中,设置多数个作为检索范围的给定尺寸的窗口。

在前述多数个窗口内，选择处于其各窗口内的组合部分总面积最小或延迟最小的窗口，把这个选择的窗口内的组合部分，作为前述组合电路的一部分，合成在第二组合电路上，同时

在上述合成的第二组合电路的前段，配置以高电压源作电源的电平变换电路。

13. 根据权利要求 12 的逻辑合成方法，其特征在于，

前述窗口的给定尺寸，是在信号传送延迟时间和设计的延迟上限值基础上计算出的。

14. 根据权利要求 12 的逻辑合成方法，其特征在于，

在第二工程和第三工程之间有，

判断在第二组合电路和其他的第二组合电路之间是否有电平变换电路，在有电平变换电路的情况，删除这个电平变换电路的工程。

15. 根据权利要求 1 或 2 的逻辑合成方法，其特征在于，

第二工程包括重复进行，

在把第一组合电路再合成在第二组合电路之后，重新判断是否有某个第一组合电路的输出是前述合成的第二组合电路上输入的混合存在情况，在有生成混合的情况，把该第一组合电路再合成在第二组合电路的工程。

16. 根据权利要求 1 的逻辑合成方法，其特征在于，

输入记述了多数个寄存器及位于各寄存器之间多数个组合电路的寄存器传送电平设计数据，

第一工程的逻辑单元的连接信息，是从前述输入的寄存器传送电平的设计数据生成的。

17. 根据权利要求 1 的逻辑合成方法, 其特征在于,
输入记载了逻辑单元连接信息的线路清单,
第一工程逻辑单元的连接信息,
从被记载在前述输入的线路清单的逻辑单元连接信息而生成的。

18. 根据权利要求 1 的逻辑合成方法, 其特征在于,
输入表示逻辑单元连接信息的逻辑电路图,
第一工程的逻辑单元连接信息, 是从表示在前述输入的逻辑
电路图逻辑单元连接信息而生成的。

19. 根据权利要求 16、17 或 18 的逻辑合成方法, 其特征在于,

在被输入的寄存器传送电平、被输入的线路清单或被输入的
逻辑电路图的基础上, 最优化逻辑单元连接信息,

把前述最优化的逻辑单元的连接信息, 作为第一工程的逻辑
单元的连接信息使用。

20. 根据权利要求 1、2 或 3 的逻辑合成方法, 其特征在于,
第三工程的后面,

有验证各个寄存器的定时的工程。

21. 一种半导体集成电路, 包括多数个寄存器、以及在前述各
个寄存器之间是分别配置一个组合电路, 其特征在于,

前述多数个的组合电路内的一部分组合电路, 由以低电压源
作电源第一组合电路构成,

前述多数个组合电路内的其他组合电路, 分别其内部的一部
分由以高电压源作电源第二组合电路构成, 其内部的其余部分由

前述第一组合电路构成，

前述多数个寄存器内，输出侧为第二组合电路的寄存器，由含有前述高电压源作电源的寄存器构成。

22. 根据权利要求 21 的半导体集成电路，其特征在于，

组合电路内的一部分是该组合电路的前部，组合电路内的其余部分是该组合电路的后部。

23. 根据权利要求 21 或 22 的半导体集成电路，其特征在于

前述多数个寄存器内，在输入侧为第一组合电路，同时，在输出侧为第二组合电路的寄存器是由，

具有以低电压作电源数据暂存部分，以高电压源作电源将前述数据暂存部分的低电压输出信号电平变换高电压输出信号的电平变换电路的寄存器构成。

24. 根据权利要求 21 或 22 的半导体集成电路，其特征在于在输出侧为第二组合电路的寄存器里之中，

位于半导体集成电路的最前段的寄存器，是由具有以高电压源作电源数据暂存部分而且没有电平变换电路的寄存器构成。

25. 根据权利要求 21 或 22 的半导体集成电路，其特征在于

多数个寄存器之中，在输入侧及输出侧分别为第一组合电路的寄存器，以及在输入侧为第二组合电路、输出侧为第一组合电路的寄存器，分别由以低电压源作电源且没有电平变换电路的寄存器构成，

前述多数个寄存器之中，在输入侧及输出侧分别为第二组合电路的寄存器，是由具有以低电压源作电源的数据暂存部分、及以高电压源作电源把前述数据暂存低电压输出信号电平变换高电

压输出信号的电平变换电路的寄存器构成。

26. 根据权利要求 21 的半导体集成电路, 其特征在于,
组合电路的一部分是该组合电路的最后部,
组合电路的其余部分是除去该组合电路的前述最后部的部

分,

在前述最后部的前段, 配置以高电压源作电源的电平变换电路。

27. 根据权利要求 21、22 或 26 的半导体集成电路, 其特征在于包括,

以低电压源作电源并且向各个寄存器供给时钟的时钟供给装置。

28. 根据权利要求 21、22 或 26 的半导体集成电路, 其特征在于,

具有电平变换电路寄存器由触发器电路构成,

前述触发器电路, 具有以低电压源作电源被串联连接的主锁存器及从锁存器、以高电压源作电源的输出缓冲器, 以及介于前述从锁存器和前述缓冲器之间, 把从前述从锁存器输入的低电压信号电平变换成高电压信号输出到前述输出缓冲器的电平变换电路。

29. 根据权利要求 25 的半导体集成电路, 其特征在于,

没有电平变换电路的寄存器由触发器电路构成,

前述触发器电路, 具有以低电压源作电源被串联连接主锁存器和从锁存器, 以及以低电压源作电源将前述从锁存器的输出信号作输入的输出缓冲器。

30. 根据权利要求 21、22 或 26 的半导体集成电路，其特征在于，

有电平变换电路的寄存器由锁存器电路构成，

前述锁存电路包括，具有以低电压源作电源的锁存部分，以高电压源作电源的输出缓冲器，以及介于前述锁存部分和前述输出缓冲器之间，从锁存部分输入的低电压信号电平变换成前述输出缓冲器的高电压信号输入的电平变换电路。

31. 根据权利要求 25 的半导体集成电路，其特征在于

没有电平变换电路的寄存器由锁存电路构成，

前述锁存电路，具有以低电压源作电源的锁存部分，以低电压源作电源且输入前述锁存部分输出信号的输出缓冲器。

32. 根据权利要求 21、22 或 26 的半导体集成电路，其特征在于

电平变换电路，由两个 PMOS 型晶体管和两个 NMOS 型晶体管构成，

一方的 PMOS 型晶体管的栅极连接在另一方的 PMOS 型晶体管的漏极，前述一方的 PMOS 型晶体管的漏极连接在前述另一方的 PMOS 型晶体管的栅极，前述两个 PMOS 型晶体管的源极连接在高电压源，

前述两个 NMOS 型晶体管，在其两个栅极，由输出互补信号的从锁存器输入前述互补信号，其各漏极连接在前述两个 PMOS 型晶体管的各漏极，前述两个 NMOS 型晶体管的各源极接地，

把前述两个 NMOS 型晶体管的各漏极的电位作信号输出。

33. 根据权利要求 21、22 或 26 的半导体集成电路，其特征

在于

电平变换电路,包括两个 PMOS 型晶体管和两个 CMOS 型倒相器,

前述各 CMOS 型倒相器,由被串联连接的 1 个 PMOS 型晶体管和 1 个 NMOS 型晶体管构成,同时把前述 PMOS 型及 NMOS 型的两个晶体管的两个栅极作为输入端,把前述 PMOS 型及 NMOS 型的两个晶体管串联连接部分作为输出端,

在前述两个 CMOS 型倒相器输入端,由输出互补信号的从锁存器输入前述互补信号,

前述两个 PMOS 型晶体管,其两个漏极分别连接在前述两个 CMOS 型倒相器的 PMOS 型晶体管的源极,其各源极连接在高电压源,

前述两个 CMOS 型倒相器的 NMOS 型晶体管的源极接地,

前述各个 CMOS 型倒相器的输出端,分别连接在没有串联连接侧的 PMOS 型晶体管的栅极,

把前述两个 CMOS 型倒相器的各个输出端的电位作为信号输出。

34. 根据权利要求 21、22 或 26 的半导体集成电路,其特征在于,

低电压源和高电压源分别从外部输入。

35. 根据权利要求 21、22 或 26 的半导体集成电路,其特征在于,

具有输入输出焊接点的配置区域、及内部部分,

在前述内部盘心部分,配置多数个寄存器和多数个组合电

路，同时配置存储器的单元部分。

36. 一种运算电路，把配置在一排的运算元件规定个数运算元件作为一段，这一排运算元件被配置成多数个段，

最前段的运算元件从外部接收信号，除去前述最前段的运算元件，各段的运算元件，从位于前段的运算元件接受输出信号，最后段的运算元件是把运算结果向外输出，

前述最后段的运算元件以高电压源作电源，除去前述最后段运算元件的运算元件以低电压源作电源，

在前述最后段运算元件和某前段运算元件之间，配置以前述高电压源作电源，并且把位于前述最后段运算元件的前段的运算元件输出的低电压输出信号，电平变换成具有前述高电压源的高电压的输出信号的电平变换电路。

37. 根据权利要求 26 的运算电路，其特征在于，

运算电路是具有多数个加法元件的加法器。

38. 根据权利要求 36 的运算电路，其特征在于，

运算电路是，

多数个逻辑与电路和多数个加法器配置成阵列状，在最下段被配置了多比特加法器的保留进位方式的并行乘法器。

39. 一种逻辑合成方法，在逻辑单元连接信息的基础上合成具有，多数个寄存器，以及在前述复数的寄存器之间分别配置一个组合电路的半导体集成电路，其特征在于，

第一工程在前述某个组合电路的信号传送时间在设计的延迟上限值以下的情况，把这个组合电路，合成在以低电压源作电源的第一组合电路，前述该组合电路的信号传送时间在超过设计的

延迟上限值的情况，把这个组合电路合成在以高电压源作电源的第二组合电路，

第二工程，把前述寄存器合成为以低电压源作电源的寄存器。

40. 根据权利要求 39 的逻辑合成方法，其特征在于，

前述高电压源的电压与前述低电压源的电压的电位差，被设置在构成组合电路和寄存器的晶体管的阈值电压以下的值。

41. 根据权利要求 39 或 40 的逻辑合成方法，其特征在于，

第一工程，

在最初，把全部组合电路用第一组合电路合成；同时全部寄存器用以前述低电压源作电源的寄存器合成；

然后，判断前述合成的第一组合电路信号传送时间是否超过设计的延迟上限值，有超过设计的延迟上限值的第一组合电路的情况，把全部第一组合电路再合成为第二组合电路。

42. 根据权利要求 39 或 40 的逻辑合成方法，其特征在于，

第一工程，

在最初，用第一组合电路以及由低电压源驱动的寄存器，估算前述的以低电压源驱动的寄存器及前述第一组合电路合成的信号传送延迟时间，

然后，判断前述估算结果是否超过设计的延迟上限值，在有设计的延迟上限值以下的第一组合电路的情况，把该第一组合电路合成在第一组合电路，前述估算结果有超过设计的延迟上限值第一组合电路的情况，把该组合电路合成在第二组合电路。

43. 一种逻辑合成方法，在逻辑单元的连接信息基础上，合成

具有多数个寄存器，以及在前述多数个寄存器之间被分别配置一个组合电路的半导体集成电路，其特征在于包括，

第一工程前述的某个组合电路的信号传送延迟时间在设计的延迟上限值以下的情况，把这个组合电路，合成在以低电压源作电源的第一组合电路，前述该组合电路信号传送延迟时间在超过设计的延迟上限值的情况，把这个组合电路的一部分，合成在以高电压源作电源的第二组合电路，把该组合电路的其余部分，合成在以低电压源作电源的第二组合电路，

第二工程，把前述寄存器，合成为以低电压源作电源的寄存器。

44. 根据权利要求 43 的逻辑合成方法，其特征在于，

在第一工程中，

信号传送时间在超过设计的延迟上限值的组合电路中，设置的多数个作为检索范围的给定尺寸的窗口，

在前述多数个的窗口中，选择处于各个窗口内组合部分的总面积最小或者是延迟最小的窗口，把这个被选择的窗口内的组合部分，作为前述组合电路的一部分，合成在第二组合电路。

45. 根据权利要求 44 的逻辑合成方法，其特征在于

前述窗口给定的尺寸，是在前述信号传送延迟时间和前述设计的延迟上限值基础上计算出的。

46. 一种半导体集成电路包括多数个寄存器，以及在前述各个寄存器之间分别配置的组合电路，其特征在于，

前述多数个组合电路里，一部分组合电路由以低电压源作电源的第一组合电路构成，其他组合电路由以高电压源作电源的第

二组合电路构成。

前述多数个寄存器，由以前述低电压源作电源的寄存器构成。

前述多数个寄存器，有数据暂存部分而且没有电平变换电路。

47. 根据权利要求 46 的半导体集成电路，其特征在于，

其他组合电路，该内部的一部分由以高电压源作电源第二组合电路构成，该内部的其余部分由以低电压源作电源第二组合电路构成。

48. 根据权利要求 46 或 47 的半导体集成电路，其特征在于包括，

以低电压源作电源并且为各个寄存器提供时钟的时钟供给装置。

49. 根据权利要求 46 或 47 的半导体集成电路，其特征在于，各个寄存器由触发器电路构成，

前述触发器电路具有，以低电压源作电源并且被串联连接主锁存器和从锁存器。

50. 根据权利要求 46 或 47 的半导体集成电路，其特征在于，各个寄存器由锁存电路构成，

前述锁存电路，具有以低电压源作电源的锁存部分。

说明书

逻辑合成方法、半导体集成电路和运算电路

本发明，是关于由寄存器传送电平生成半导体集成电路的逻辑合成方法的改进，特别是关于在生成低功耗半导体集成电路的逻辑合成方法的同时，得到低功耗半导体集成电路。

现在半导体集成电路的设计，是把开发的半导体集成电路用寄存器传送电平（记为 RTL）的功能描述来表示，用 RTL 描述进行逻辑合成，采用自顶向下设计，生成开发的半导体集成电路。

图 29 表示以前的 RTL 描述，图 30 表示利用前面 RTL 描述，通过逻辑合成生成的逻辑电路（半导体集成电路）。

图 29 的 RTL 描述，用明确规定的功能电平描述复数个寄存器间的数据传送。在图中 RTL 的描述中， r_1 、 r_2 、 r_3 、 r_4 是寄存器， $func_1$ 、 $func_2$ 、 $func_3$ 、 $func_4$ 是前述寄存器间的组合电路的功能描述，`assign` 表达式和 `always` 式是描述各个寄存器和各个组合之间的连接关系。

由图 29 的 RTL 描述合成逻辑时，还要看面积或速度的制约条件如何，用面积和速度的综合曲线决定电路。

在用前面 RTL 描述生成图 30 表示的逻辑电路中 101、103、105 及 107 是在前面 RTL 描述中指明的寄存器 r_1 、 r_2 、 r_3 、 r_4 通过逻辑合成变换的双稳电路，直接对应于在图 29 的 RTL 描述中指明的寄存器 r_1 、 r_2 、 r_3 、 r_4 。108 是时钟脉冲缓冲器，

100、102、104及106是对应在图29的RTL描述的func₁、func₂、func₃及func₄的组合电路。组合电路100、102、104及106是从图29的RTL功能描述，在面积和速度综合曲线上被变换的一个电路。

此处，半导体集成电路的功率消耗P是通过工作频率f、负载容量C和电压V间的表达〔式1〕表示。因此，降低半导体集成电路的消耗功率有降低工作频率、降低负载容量或电压的三种方法，降低电压源电压效果最大。

$$〔式1〕 \quad P = f \times C \times V^2$$

可是，设定低电压源电压，使得构成逻辑电路的大多数路径具有最大延迟时间，也就增大了关键路径的延迟时间。

因此，例如在日本特许公报5-299624公布的技术，即是把多数逻辑门中对低速动作逻辑门由低电压源电压驱动，对于其他高速动作的逻辑门要用高电压源电压驱动的技术，只对上述构成关键路径的逻辑门用高电压源电压驱动，其他逻辑门用低电压源电压驱动，这样，可以因整个半导体集成电路大多数逻辑门使用低电压源电压引起的关键路径延迟时间增大，目的是降低功率消耗。可是这样考虑将产生如下缺点。

上述缺点下边详细叙述。在上述从用低电压源电压驱动低速动作的逻辑门，向用高电压源电压驱动的高速动作逻辑门传送数据的情况，必须设置电平变换电路，例如在日本特许公报5-67963中公开的那样，在那两个逻辑门之间设置把由低电压源电压驱动的逻辑门输出电平变高的电平变换电路。可是，在图30中表示的是各种组合电路，例如，在图31或图32表示的是由多数逻辑门

构成的电路，假定在各图上的组合电路关键路径用粗线表示路径，各图中用符号 O 表示将关键路径用高电压源电压驱动的位置（在图 31 中 8 个位置，图 32 中有 12 个位置）判断这些位置是否必须配电平变换电路。在高度集成的半导体集成电路中，组合电路的数量极大，构成各个组合电路的逻辑门数极多。因此，在这样高度集成的半导体集成电路中，在一个组合电路上具有关键路径的每一个要求电平变换电路的位置数变多，还有，因为具有关键路径的组合电路数多，使得半导体集成电路的整体要求电平变换电路位置的数量骤增。其结果是在高度集成半导体集成电路的设计上，虽然可以用限定一部分组合电路判断要求电平变换的位置和配置，可是对半导体集成电路整体的电平变换电路配置位置的判断相当复杂，而且需要很长时间，缺点是设计困难。

本发明的目的在于从 RTL 描述生成半导体集成电路的逻辑合成方法中，不使作为开发对象的半导体集成电路各个组合电路关键路径的延迟时间增大，提供可以容易地生成低功耗的半导体集成电路的逻辑合成方法，并且无增大关键路径延迟时间的低功耗半导体集成电路。

为了达到上述目的，本发明着眼以下几点。第一点，通过在图 30 中表示的半导体集成电路，因为由多个寄存器和在各个寄存器之间配置的多数个组合电路组成，把电平变换电路在寄存器配置，在复数个组合电路的内部各处，也就是把要求用高电压源电压驱动关键路径的电平变换电路在复数个位置上，不必要分别配置电平变换电路，减少电平变换电路配置的位置数量。第二点，通过上述在寄存器配置电平变换电路，从这个电平变换电路传送

数据的组合电路，即使把那个组合电路的全部用高电压源电压驱动，在半导体集成电路中具有关键路径逻辑门的数量，根据统计占构成半导体集成电路逻辑门数的约5%左右，有关键路径组合电路占全部组合电路的比例更小，因此，把全部具有关键路径的组合电路用高电压源电压驱动也不会引起功耗增加。第三点，关键路径的最大延迟时间要限制在设计上限延迟时间以下是十分重要的，因为即使不是全部具有关键路径的组合电路用高电压源电压驱动，仅是其一部分用高电压源电压驱动，也可缩小了关键路径的最大延迟时间，可以限制在设计上限延迟时间值以下，可以着眼于抑制微小的功耗的增大。

从上述出发点，本发明的原则只在寄存器处配置电平变换电路，仅对具有关键路径的组合电路部分用高电压源电压驱动。

也就是说，本发明的逻辑合成法是在复数个寄存器之间各自配置一个组合电路的半导体集成电路，这种逻辑合成方法是基于逻辑单元的连接信息的合成。其特征为对于上述组合电路的延迟时间，在设计的延迟时间限值以下的那些组合电路，使用低电压源供电，合成第一组合电路，而对延迟时间超过设计延迟时间限值的那些组合电路，把这些组合电路中未满足设计限值部分作为高电压源供电，合成为第二组合电路，再把这个组合电路其余部分合成在上述第一组合电路中，这是第一个工程。接着判断第一组合电路的输出是否混有作为第二组合电路输入的，在有混杂时把第一组合电路再合成为第二组合电路，这是第二个工程。再继续判断前述各个寄存器是否有向合成或再合成的第二组合电路输出信号的寄存器，对于向第二组合电路输出信号的寄存器，把这

个寄存器合成在含有高压电源供电的寄存器，而对于没有向第二组合电路上输出的寄存器，把这个寄存器合成在以低电压源作电源的寄存器，这是第三工程。

另外，本发明其特还在于在前述第一工程中，信号传送时间在有超过设计的上限值的第一组合电路情况，把第一组合电路在概念上划分的复数个组合部，首先，把第一组合部合成在第二组合电路，此后，前述再合成后的组合电路信号传送延迟时间判定是否超过设计的延迟上限值，接下，再合成后的组合电路信号传送延迟时间还未超过设计的延迟上限值时，沿前述第一组合电路内的信号传送方向移向下个位置组合部分，向前述第二组合电路再合成，以及重复判断前述合成后的信号传送延迟时间。

本发明特征还在于在第一工程中，信号传送延迟时间超过设计上限值的组合电路中，设定复数个给定尺寸的窗口作为检索范围，在复数个窗口的里面，选择在各个窗口内组合部分的总面积是最小或延迟时间是最小的窗口，对这个选择窗口的组合部分作为上述组合电路的一部分，合成到第二组合电路中，同时，在第二组合电路的前部配置由高电压源供电的电平变换电路。

本发明的半导体集成电路，是包括复数个寄存器以及在各个寄存器间分别配置一个组合电路的半导体集成电路，其特征是，前述复数个组合电路中的一部分组合电路，由以低电压源供电的第一组合电路构成，其余的组合电路是在各自内部的一部分，以高电压源供电的第二组合电路构成，余下的部分，由前述第一组合电路生成，在复数个寄存器中，对于寄存器输出侧是第二组合电路的寄存器，由含有高电压源供电的寄存器构成。

另外，本发明运算电路特点，把配置在一排规定个数的运算元件作为一段，把在这一排运算元件分成复数段，最前段的运算元件是从外部接收信号，中间段运算元件接收前段的输出信号，最后段的运算元件是整个运算电路的运算结果输出部分，最后段运算元件用高电压源作电压源，除了最后段运算元件之外的运算元件用低电压源供电，在最后的运算元件段和它的前段的运算元件之间，配置由低电平信号到高电平信号的电平变换电路。

由以上特点构成的本发明主要作用，半导体集成电路由多数寄存器、并且在复数寄存器之间分别配置一个组合电路构成，组合电路里的一部分组合电路具有关键路径，在具有关键路径组合电路的前段的寄存器，也就是向这个组合电路传送数据的那个寄存器配置有电平变换电路，只对具有关键路径的组合电路的一部分用高电压源驱动，其余部分用低电压源驱动。没有关键路径的组合电路用低电压源驱动。

在此，因为具有关键路径组合电路的一部分用高电压源供电，所以就能控制关键路径的延迟时间不达到设计上允许的延迟上限值。还有，因为在具有关键路径组合电路的前段的寄存器配置一个电平变换电路，这与仅将关键路径用高电压源驱动情况相比，可以减少电平变换电路数量，简化了半导体集成电路设计。而且，在整个组合电路中具有关键路径组合电路只占有很少数量，因为只对很少组合电路的一部分采用高电压源驱动，所以就能抑制功耗的增大。又因为把具有关键路径组合电路的其余部分，以及没有关键路径的组合电路用低电压源驱动，所以功耗明显减少。其结果，使半导体集成电路整体低功耗化。

另外，本发明在一个组合电路中，因为是从信号输入侧顺序一个个体把组合部分进行第二组合电路合成，在一个组合电路中一部分与其余部分的界线，即一个组合电路中第一组合电路应该合成范围和第二次组合电路应该合成范围边界明确，高压电源供电的第二组合电路的个数限制在最小限度，这样一层层降低功耗。

本发明在一个组合电路中，把应该合成在第二组合电路一部分用窗口检索，把组合部分的总面积（个数）最小或延迟最小的部分设置为前述应该合成在第二组合电路的一部分，可以更进一步低功耗化或者提高处理速度。

本发明的运算电路是多输入少输出型的运算电路，因为只对最后的运算元件用高电压源驱动，这与在输入侧附近位置的复数个运算元件用高电压源驱动相比，降低了功耗。而且，因为电平变换电路只是在最后部分运算元件的前段配置，这与在输入侧附近位置的复数个运算元件的前段各自配置电平变换电路相比，使得电平变换电路个数减少。

本发明的上述目的及特征，参照附图通过以下说明将更为清楚。

这些附图表示的是本发明的实施例，图1是图象处理系统梗概构成图，图2是半导体芯片梗概构成图，图3表示在本发明的第一个实施例中的半导体集成电路的复数个寄存器及复数个组合电路的连接关系，图4表示没有电平变换电路的双稳电路构成图，图5表示有电平变换电路的双稳电路构成图，图6（a）表示电平变换电路的具体构成，图6（b）表示同类电平变换电路具体

的构成图，图 7 是没有电平变换电路锁存电路的构成图，图 8 是有电平变换电路锁存电路的构成图，图 9 表示逻辑合成装置的全部梗概构成图，图 10 表示硬件描述语言图，图 11 表示主要清单，图 12 表示逻辑电路图，图 13 是表示本发明的第一个实施例的半导体集成电路的逻辑合成方法，图 14 表示单元程序库的表，图 15 表示半导体集成电路的一个部分，图 16 表示把半导体集成电路的一部分变更了的电路图，图 17 表示寄存器传送电平的描述，图 18 表示在没有进行逻辑合成情况下修正了的寄存器传送电平的描述，图 19 (a) 表示用本发明的第一个实施例来说明逻辑合成方法的第一个顺序，图 19 (b) 是说明第二个顺序，图 19 (c) 是说明第三顺序，图 19 (d) 表示实施到第三顺序的结果，图 19 (e) 表示一个提案例子，图 20 表示在本发明的第二个实施例的逻辑合成方法，图 21 表示在本发明的第三个实施例的逻辑合成方法，图 22 表示在本发明的第四个实施例的逻辑合成方法，图 23 表示成为本发明的逻辑合成方法的输入功能描述，图 24 表示过去的逻辑合成方法的输入功能描述，图 25 (a) 表示基本的加法器构成图，图 25 (b) 表示由本发明的逻辑合成方法生成加法器图，图 25 (c) 表示由一个提案例子的逻辑合成方法生成的加法器，图 26 表示在本发明的第五个实施例的逻辑合成方法的前半部分，图 27 表示在本发明的第五个实施例的逻辑合成方法的后半部分，图 28 (a) 表示本发明的第五个实施例的逻辑合成方法的第一个窗口内的组合部分，图 28 (b) 表示第二个窗口内的组合部分，图 28 (c) 表示第三个窗口的组合部分，图 29 表示寄存器传送电平的描述，图 30 表示以前的半导体集成电路的逻辑电路，

图 31 表示在任意半导体集成电路只对关键路径用高电压源驱动情况的电平变换电路位置配置图，图 32 表示在另一个任意半导体集成电路只对关键路径用高电压源驱动情况的电平变换电路位置配置图，图 33 表示成为本发明的第六个实施例的逻辑合成方法输入描述的例子，图 34 表示相同实施例用逻辑合成方法生成进位保持方式的并联乘法器电路，图 35 (a) 表示在以前半导体集成电路的信号传送延迟时间和在那个有延迟时间组合电路的个数分布例子，图 35 (b) 表示在本发明的上述个数分布，图 36 表示用本发明的第七个实施例的逻辑合成方法生成半导体集成电路的构成，图 37 表示相同实施例的逻辑合成方法流程图，图 38 表示相同实施例的其他逻辑合成方法流程图，图 39 表示相同实施例的逻辑合成方法的执行结果，图 40 表示相同实施例的逻辑合成方法的更新流程图，图 41 (a) 表示在以前半导体集成电路的信号传送延迟时间和在那些有延迟时间的组合电路的个数分布图，图 41 (b) 表示有本发明例组合电路个数的分布图。图 42 表示在寄存器内部备有倒相器的构成。

以下把关于本发明所希望的各实施例按照附图说明。

第一实施例

图 1 表示具备了本发明的半导体集成电路的图象处理装置 A 的整体构成。图中 10 是把从外部输入信号进行模拟/数字变换的 A/D 变换器；11 是公用 DRAM；12 是本发明的半导体集成电路，它从 11 取出数据或者是一边进行图象处理一边存贮数据的第一个半导体集成电路；13 是控制第一个半导体集成电路 12 的通用控制微计算机；14 是从第一个半导体集成电路 12 接收信号进

一步进行图象处理的第二个半导体集成电路。

另外，15是外部配置高压电源，例如3V；16是外部配置低压电源，例如2V。高压电源15接在图象处理装置A的高压配线17，低压电源16接在低压配线18。为了降低图象处理装置A功耗，低压电源作为第一和第二个半导体集成电路12、14使用，低压配线18仅供给第一和第二个半导体集成电路12、14。高压配线17供给公用电路10、11、13。10至14间的各电路接口为高电压，高压配线也供给图象处理用的两个半导体集成电路12、14。

上述低压电源16即使把高压配线17，用内部晶体管分压作为内部低压电源也很好。因为它的构成已被记载在特开平4-96369号公报，此处从略。这种情况，不要在外部配置低压电源16。

在图2表示图象处理用的第一个半导体集成电路12的内部构成。图中，在芯片20的外围配置复数个输入/输出焊接点21，除了输入/输出21的配置区域是内部盘心部分22，在内部盘心部分22设置了5个功能块A~E。功能块A~D是进行各自相异的运算处理的运算处理电路，功能块E是ROM、RAM等小容量的存贮单元。

在本发明在图象处理用的第一个半导体集成电路12内部盘心22内，由存贮单元构成功能块E的方式，对功能块A~D也适用。

图3表示的是第一个半导体集成电路12的任意一个功能块（如A）的逻辑电路图。

图3的功能块（半导体集成电路的一部分）是由图29的RTL描述进行了逻辑合成的逻辑电路。图中2、4、6及8分别是用

图 29 的 RTL 描述的寄存器 r_1 、 r_2 、 r_3 、 r_4 构成的双稳电路。寄存器 $r_1 \sim r_4$ 是构成计算机流水线处理的一个部分，它适用于各种寄存器。还有 1、3、5 及 7 是用图 29 的 RTL 描述构成组合电路 func_1 、 func_2 、 func_3 及 func_4 ，这位于寄存器 $r_1 \sim r_4$ 之间或是在组合电路的前段。为了简化图 3 说明，虽然各个组合电路的输出只向下段的双稳电路输入，但是有时也将信号传送到其他组合电路。

上述双稳电路 2，6 及 8 的电源是由 2V 低压电源 16 供电属于 2V 系列电源，双稳电路 4 是用 2V 低压电源 16 及 3V 高压电源 15 作为电源属于 2V/3V 系列电源。2V/3V 系列电源的双稳电路 4 有后面要叙述的电平变频电路，2V 系列电源双稳电路 2，6 及 8 没有电平变换电路。另外，组合电路 1，3 及 7 用 2V 的低压电源 16 作电源是由 2V 系列组合电路（第一组合电路）构成，组合电路 5 因为要求高速动作，所以它的前部分以 3V 高压电源 15 作电源，由 3V 系列组合电路（第二组合电路）构成，那后半部分以 2V 低压电源 16 作电源，由 2V 系列组合电路（第一组合电路）构成。

再有，9 以 2V 低压电源 16 作电源是 2V 系列的时钟缓冲器，把时钟供给 2，4，6，8 四个双稳电路（触发器）。

图 4 表示没有电平变换电路的 2V 系列双稳电路 2，6，8 的构成。图中 30 是一个接收外部信号 D 主锁存器，31 是在主锁存器 30 的输出侧直接相接有两互补信号输出的从属锁存器，由主锁存器 30 及从属锁存器 31 构成数据暂时存储 36。锁存器 30 和 31 内部有各自的反相器 34a、34b。32 是接在从属锁存器输出侧的

输出缓冲器，33是从外部输入时钟 CLK 生成互补的内部时钟 Ck、NCK 的内部时钟产生电路，30 ~ 33 电路是以 2V 低压电源 16 作电源的 2V 系列电源。

图 5 表示有 2V/3V 系列电源电平变换电路的双稳电路 4 的构成。图中双稳电路 4 有在图 4 中表示的 2V 系列电源的主锁存器 30、从属锁存器 31、内部时钟产生电路 33 相同的结构，输出缓冲器 34 以 3V 高压电源 15 作电源，在从属锁存器 31 和输出缓冲器 34 之间插入电平变换电路 35。电平变换电路 35 是 2V/3V 系列电源，虽然从属锁存器的互补信号间的电位差是 2V 低电压，但是，它有把互补低电压信号变换成互补的高电压信号（3V）输出信号功能。

把电平变换电路 35 的具体构成表示在图 6（a）及图 6（b）中。在图 6（a）的电平变换电路 35 中，40 及 41 是 PMOS 型晶体管，42 及 43 是 NMOS 型晶体管，一边是 PMOS 型晶体管 40 和 NMOS 型晶体管 42 的串联，另一边是 PMOS 型晶体管 41 和 NMOS 型晶体管 43 的串联两边的串联电路分别配置在 3V 高压电源和地之间。一边的 PMOS 型晶体管 41 的栅极接到 NMOS 型晶体管 42 漏级。互补的输出分别从 NMOS 型晶体管 42、43 的漏极取出。

上述结构中 PMOS 型晶体管 40 和 NMOS 型晶体管 42，PMOS 型晶体管 41 和 NMOS 型晶体管 43 恰好是各自倒相功能。也就是说，由图 5 的从属锁存器 31 的互补输出一边的在 NMOS 型晶体管 43 的栅极，供给 2V 电压，相对的另一边 NMOS 型晶体管 42 的栅极，供给 0V 电压，使得一边 NMOS 型晶体管 43 导通，

而另一边 NMOS 型晶体管 42 截止，伴随着 PMOS 型晶体管 40 变为导通和 PMOS 型晶体管 41 变为截止，所以使得一边的 NMOS 型晶体管 42 的漏极接到 3V，而另一边的 NMOS 型晶体管 43 的漏极接地，得到 3V 高电位差的互补输出信号。

在图 6 (a) 中，从 3V 高电压源 15 向 2V 低电压源 16 没有穿透电流，而从 3V 高电压源 15 向 OV (接地) 也没有穿透电流，这样就可以把图 5 的从属锁存器 31 的互补输出 2V 低电压电平变换到 3V 高电压。

图 6 (b) 表示的是另一种具体的电平变换电路 35' 的构成，在电平变换电路 35' 中用两个 CMOS 型倒相器 45、46，代替电平变换电路 35 中的两个 NMOS 型晶体管 42、43。这两个倒相器 45、46 中一个由 PMOS 型晶体管 45 与 NMOS 型晶体管 48 串接，另一个由 PMOS 型晶体管 49 与 NMOS 型晶体管 50 串接来构成。图 5 的从属锁存器 31 的互补输出信号，接到两个 CMOS 型倒相器 45、46 的输入，就是接到串接的 PMOS 型和 NMOS 型两个晶体管 47 和 48、49 和 50 的两个栅极。CMOS 型倒相器 45 的输出端，也就是从 PMOS 型晶体管 47 和 NMOS 型晶体管 48 的连接部分引出，而不是在 CMOS 倒相器 45 连接到 PMOS 型晶体管 41 的栅极引出，另一个 CMOS 倒相器 46 的输出端，也不是在 PMOS 型晶体 4 的栅极引出。两个 CMOS 倒相器 45、46 的输出是电平变换电路 35' 的互补输出信号。

以上结构电路使得没有从 3V 高压电源 15 向 2V 低压电源的穿透电流，也没有从 3V 高压电源向地的穿透电流，就可以把图 5 的从属锁存器 31 的互补的 2V 输出电平变换到 3V 高压电平输出。另

外,还抑制构成 CMOS 型倒相器 45、46 的 PMOS 型晶体管在过渡状态,从 3V 高电压向地的穿透电流。

按照以上说明分析图 3 的半导体集成电路,在双稳电路 2 的输入端和输出端有 2V 系列电源的组合电路 1, 3, 它是用 2V 系列电源构成;在双稳电路 4 的输入端有 2V 系列电源的组合电路 3, 在输出端有 2V/3V 系列电源的组合电路 5, 它是由 2V/3V 系列电源构成;在双稳电路 6 的输入端有 2V/3V 系列电源的组合电路 5, 在输出端有 2V 系列电源的组合电路 7, 它是用 2V 系列电源构成。

虽然以上说明了寄存器 r_1 、 r_2 、 r_3 、 r_4 是由双稳电路构成,但是,由锁存电路来代替这个双稳电路为宜。

图 7 及图 8 表示了锁存电路的具体构成。图 7 表示低电压的 2V 系列电源的锁存电路 51。图 7 的锁存电路 51 是把一个输入信号 D 锁存并获得互补的输出锁存(数据暂存) 52, 在锁存部分输出侧接输出缓冲器 53, 由外部时钟 G 产生内部时钟 NG 的时钟产生电路 54, 与内部时钟 NG 输出到锁存部分 52 的同时, 外部时钟 G 也到锁存部分 52。电路 52 - 54 以 2V 的低电压 16 作电源;它是 2V 系列电源。

图 8 表示低电压/高电压(2V/3V)系列电源的锁存电路 51。图 8 的锁存电路 51 同样有以 2V 低电压源 16 作电源的锁存部分 52 和内部时钟产生电路 54, 以 3V 高电压源 15 作电源的输出缓冲器 55, 在锁存部分 52 和输出缓冲器 55 之间插入电平变换电路 56, 它把 2V 低电压输入信号变换到 3V 高电压电路 56, 它把 2V 低电压输入信号变换到 3V 高电压电平信号。这个电平变换电路 56 的

具体构成与图 6 (a) 和 (b) 表示的相同。

接着, 把图 3 所表示的半导体集成电路, 作为基本的逻辑单元接续信息进行逻辑合成, 参照图 9 的逻辑合成装置及图 13 的流程图说明逻辑合成的算法。

图 9 表示逻辑合成装置 60 的梗概构成。图中 61 是读取部分、62 是解释部分、63 是最优化处理部分、64 是单元变换部分、65 是定时检验部分、67 是输出部分。

读取部分 61 的输入是图 29 或者图 10 所表示的 RTL 描述(硬件描述语言); 在 RTL 描述基础上把寄存器间的信号传送关系, 图 11 表示了用逻辑单元的接续信息电平明确规定的线路清单; 还有如图 12 表示的把线路清单图形化了的逻辑电路图输入。

解释部分 62 把从读取部分 61 读入的 RTL 描述变换成状态迁移图、布尔代数表、定时图、存贮类型、比特数以及字数等存贮格式。

最优化处理部分 63 有把获得的状态迁移图最优化的状态迁移图最优化处理部分 63a; 对应被优化的状态迁移图, 生成电路的状态机生成部分 63b; 编译获得的定时图的定时图编译部分 63c; 在获得的存贮格式基础上合成存贮的存贮合成部分 63d; 在被编译的定时图和被合成了的存贮器基础上, 有合成接口部分 63e。另外最优化处理部分 63 有生成最优化的逻辑连接信息的逻辑最优化部分 63f, 在向读取部分 61 输入 RTL 描述的情况时, 在获得了上述的状态机、布尔代数表、和被合成的接口部分的基础上, 进行逻辑最优化, 生成最优化的逻辑单元的连接信息, 在向读取部分 61 输入线路清单或逻辑电路的情况时, 把这个输入线路清单或

逻辑电路图的逻辑最优化。

输出部分 67 把线路清单或者把这个线路清单被图形化的逻辑电路图向外部输出，如图 3 表示的逻辑电路。

本发明在图 9 上还有单元变换部分 64。由单元变换部分 64 进行单元变换处理，也就是从逻辑最优化部分 63f 得到单元连接信息基础上，逻辑合成如图 3 表示的半导体集成电路，结合图 13 的流程图说明它的算法。再者，图 13 是本发明的特征部分描述的主体。

起动图 13 的流程图，在步骤 S1 用 HDL（硬件描述语言）进行功能设计后；在步骤 S2 输入上述 HDL 描述，在输入 HDL 描述基础上，从在图 14 表示逻辑单元程序单的表中，选择高电压（3V）的逻辑单元程序库（以下记为 lib），由 3Vlib 变换组合电路。

接下，在步骤 S3 用上述变换计算出组合电路的最大延迟时间后，判断这个最大延迟时间是否超过设计延迟的上限值，在超过延迟上限值时，在步骤 S4 修正上述输入的 HDL 描述或者重新功能设计，作成新的 HDL 描述。例如：在图 15 表示的一部分电路中，组合电路 f 位于寄存器 r_1 和 r_2 之间，组合电路 f 的功能分成功能 A 和功能 B 的情况下，在这个组合电路 f 的最大延迟时间超过延迟时间上限时，象图 16 表示那样，把上述组合电路 f 分割成 f_1 和 f_2 ，组合电路 f_1 具有功能 A，组合电路 f_2 具有功能 B，在组合电路 f_1 和 f_2 之间配置另一个用途的一个寄存器，合成 $r_1 \sim r_3$ 三个寄存器，图 17 表示 HDL 描述的功能描述，图 18 表示修正的功能描述。

此后，在步骤 $S_5 \sim S_9$ （第一工程）中，各组合电路的信号传送延迟时间，在设计延迟时间上限值以下的组合电路，把 2V 低压电源 16 作电源在第一组合电路上合成，相反，信号传送延迟时间超过设计上限延迟时间的组合电路，把组合电路的前部用 3V 高压电源 15 作电源在第二组合电路上合成，把组合电路后部分用 2V 低压电源 16 作电源在第二组合电路上合成。

上述的第一个工程，在本实施例中实施步骤如下，开始在步骤 S_5 把全部组合电路由 2V 的低电压系列组合电路合成（第一组合电路），其后，在步骤 S_6 计算出上述合成的各组合电路每个信号传送延迟时间。然后，判断计算出的延迟时间是否超过设计上限值，超过设计上限值时，由步骤 S_8 把超过设计上限延迟时间的全部组合电路取出，被取出的各个组合电路进行步骤 S_8 、 S_9 的合成操作。也就是说，把被取出的组合电路的每个规定成数个（ m 个）组合部分，在步骤 S_8 把 n 个（开始 = 1）组合部分用高电压系列（3V）的组合电路（第二组合电路）再合成，在步骤 S_9 把再合成的组合电路最大延迟时间与设计上限值比较，比较结果超过设计上限时，在信号传送方向的下个位置的组合部分（ $n = 2$ 的组合部分）用高电压系列（3V）的组合电路（第二组合电路）再合成。以上操作重复进行直到再合成后的组合电路最大延迟时间变成设计上限值以下。

接下，在步骤 $S_{10} \sim S_{12}$ （第二工程）进行如下处理。在步骤 S_{10} ，检查是否有 2V 系列组合电路的输出是 3V 系列组合电路输入的那种混合存在的组合电路，在有混合存在的组合电路情况，在步骤 S_{11} 把有混合存在的 2V 系列组合电路全部取出后，在步骤

S_{12} ，将取出的 2V 系列组合电路用 3Vlib 组合电路(第二组合电路)置换，重新变换。这个重新变换之后，根据步骤 S_{10} ，再次重复步骤 S_{11} 、 S_{12} 的操作。这时要考虑在步骤 S_{12} 状态下，因为向 3V 系列组合电路的重新变换，引起 2V 系列组合电路和 3V 组合电路又产生新的混合存在情况。

此后，在寄存器的输入侧和输出侧位置的组合电路的电压系列，因为是由上述的逻辑合成决定，所以在步骤 $S_{13} \sim S_{15}$ (第三工程)进行如下处理。也就是说，在步骤 S_{13} 对各个寄存器检查是否有由低压 (2V) 输入高压 (3V) 输出的电平变换电路，没有电平变换的情况，在步骤 S_{14} 将没有电平变换的寄存器，变换成图 4 的 2V 系列双稳电路或图 7 的 2V 系列锁存电路，在有电平变换电路的情况，在步骤 S_{15} 将那个电平变换寄存器 (双稳电路或锁存电路)，变换成图 5 的 2V/3V 系列的双稳电路或图 8 的 2V/3V 系列的锁存电路。

因此，如果图 13 所示的逻辑合成方法的算法，全部组合电路由低电压 (2V) 组合电路 (第一组合电路) 变换情况，如图 19 (a) 表示的那样，在所定的两个寄存器中间位置，一个组合电路 70 的信号传送延迟时间超过了设计延迟上限时，象图 19 (b) 表示那样，在那个组合电路内部的前面部分位置，用阴影表示第一组合部分 70a 和第二组合部分 70b，把 70a 和 70b 变换成 3V 组合电路后，形成 2V 系列组合部输出 3V 系列组合部分的输入，在 2V 系列组合部分和 3V 系列组合部分混合存在的情况，象图 19 (c) 表示那样，把那个混合存在的 2V 系列组合电路 71 用图中的阴影表示组合部分 71a，变换成 3V 系列组合部分上。继续重复

上述变换,判断那里是否产生新的混合存在的2V系列组合部分和3V系列组合部分,虽然图19(c)那里没有产生新的混合存在,因为双稳电路由低电压(2V)输入,要在高电压(3V)上输出,所以必须要有电平变换电路,如图19(d)所示,图中用阴影表示了那个有电平变换的双稳电路,这种双稳电路变换在2V/3V系列双稳电路上。

因而,最终得到图19(d)表示的半导体集成电路,图19(e)表示信号传送延迟时间超过设计上限时,将组合电路70的全部组合部分由3V系列组合部分进行变换时,在变换3V系列组合部分可以减少组合部分的个数,因此,可以降低功耗。

第二个实施例:

用图20表示本发明的第二个实施例。本实施例是用二分法检索组合电路的前部和后部的边界,也就是用二分法检索,来判断应该在3V系列组合电路上合成的组合部分,还是应该在2V系列组合电路上合成的组合部分的那个边界。

也就是说,在步骤 $S_{18} - S_{27}$ (第一工程),检查用二分法检索组合电路的前部和后部的边界,把前部用3V的高压电流15作电源合成在第二组合电路上,把后部用2V的低压电源16作电源合成在第一组合电路上。

第一工程的详细说明,在步骤 S_{18} ,开始把全部组合电路由低电压(2V)系列组合电路变换后,用步骤 S_{19} 对各组合电路进行判断,是否有那个最大延迟时间超过设计限值,有超过设计上限的情况时,由步骤 S_{20} 取出全部超过上限的组合电路后,对被取出的全部组合电路进行步骤 $S_{21} - S_{27}$ 的操作。首先,在步骤 S_{21} 应该

由 2V 系列组合电路变换的数个组合部分的内部,从最初的到最后位置的组合部分的序号分别为 ks 、 ke ,序号初始设定为 $ks = 1$ 、 $ke = m$ (m 是构成组合电路的组合部分的个数)、其后,用步骤 S_{22} 判断是否 $ke - ks = 1$, $ke - ks = 1$ 时不能对分了,当 $ke - ks \neq 1$ 时,要用步骤 S_{23} 计算中值 k ,

$$k = (ks + ke) / 2$$

在步骤 S_{24} 将第 1 ~ 第 k 序号的组合部分由 3V 系列 lib 变换;将第 $k + 1$ ~ 第 m 序号的组合部分用 2V 系 lib 变换。

此后,算出上述变换后的组合电路最大延迟时间,在步骤 S_{25} , 计算的最大延迟时间和设计上限值进行比较,在超过设计上限值情况下,应该把第 $k + 1$ ~ 第 m 号码的组合部分再次对分,在步骤 S_{26} 把开始的序号 ks 换成计算出的中间值 k ($ks = k$);另外第 1 ~ 第 k 序号的组合部分最大延迟时间在设计限值以下时还应再次对分,在步骤 S_{27} 将 ke 序号换成中间值 k ($ke = k$);各自返回到步骤 S_{22} 。然后,在步骤 S_{22} 假定 $ke - ks = 1$, 就定为由二分法价索到组合电路的前部和后部的边界,前进到第二工程。

因为第二工程和第三工程同是上述的第一个实施例,使用第一个实施例的图 13 的流程图,进行步骤和序号相同,所以说明从略。

因而,在本实施例假定在 20 个段逻辑门的组合电路中有关键路径情况,开始是沿信号流将前 10 段合成 3Vlib,后 10 段合成 2Vlib 后,检查最大延迟时间 > 上限值的条件,如果是大于上限值,将后 10 段再次对分,连接到终点的 5 段再次合成在 2Vlib 上,其

他再次合成在 3Vlib 上。但是，如果是小于上限值情况，要对前 10 段再次对分，把连接到起始点的前 5 段再次合成在 3Vlib 上，其他再次合成 2Vlib 上。重新检查最大延迟时间 > 上限值的条件，重复这个操作过程。使用二分法检索，因为用数次再合成处理就可以检索到上述边界，所以处理速度快。

第三个实施例

图 21 表示本发明的第三个实施例。在本实施例大概的估算组合电路构成前部和后部的边界。

起动图 21 后，在步骤 S_1 用 HDL 进行了功能设计后，在步骤 S_2 ，上述 HDL 描述的基础上由高电压（3V）lib 组合电路变换的情况，估算各组合电路的信号传送延迟时间，在步骤 S_3 判断这个估算结果是否超过设计上限值，在超过设计上限值情况下，在步骤 S_4 修正在图 15 或图 18 表示的那样输入的 HDL 描述，并把功能设计作成新的 HDL 描述。

此后，在步骤 $S_{30} \sim S_{37}$ （第一工程）计算组合电路的前部和后部的大概边界，把那个前部用高电压（3V）15 作电源，合成在第二组合电路上，它的后部用低电压 16 作电源，合成在第一组合电路上。

第一工程的详细说明，首先在步骤 S_{30} ，把全部组合电路由 2Vlib 变换的情况，估算各组合电路的信号传送延迟时间，在步骤 S_{31} 将各延迟时间与设计上限延迟时间比较，在设计上限值以下时，在步骤 S_{32} 把上限值以下的组合电路由 2Vlib 变换。

另一方面，在延迟时间超过上限值的情况，在步骤 S_{33} ，取出全部超过上限值的组合电路，对各个组合电路进行步骤 S_{32} 、 $S_{34} \sim$

S_{37} 的操作。首先，在步骤 S_{34} ，上限值除以延迟时间估算结果，由这个除的结果计算出存在 3Vlib 和 2Vlib 比值 P ，在构成组合电路的逻辑门（组合部分）段的数上乘以比值 P ，计算出 3Vlib 的变换范围，也就是计算出的各逻辑门是否有 3Vlib 的变换范围，如果有 3Vlib 变换的情况，在步骤 S_{27} 将那个逻辑门用 3 Vlib 变换，若是没有 3 Vlib 变换情况，在步骤 S_{32} 将那个逻辑门用 2 Vlib 变换。

因为第二工程和第三工程与上述第一个实施例相同，所以增加了第一个实施例的图 13 的相同的步骤和序号，说明省略。

因此，在本实施例中，例如 3 Vlib 的延迟为“1”时，2 Vlib 延迟是 1.8，假定设计的延迟时间上限值是 50ns，在关键路径的延迟是 90ns 情况下，全部关键路径作为 3 Vlib 合成范围。在关键路径的延迟等于 50ns 情况下，关键路径不是 3 Vlib 的合成范围，全部组合部分用 2Vlib 合成。但是，关键路径的延迟是 60ns 情况下，从关键路径起点到 1/4 的范围变成前部，这个前部是 3 Vlib 的构成范围，若关键路径的延迟是 70ns 情况，从路径起点到 1/2 的范围变成前部，用 3 Vlib 合成，关键路径的延迟是 80ns 情况，从关键路径起点到 3/4 的范围变成前部用 3Vlib 合成。

在本实施例中，因为可以概算出用 3Vlib 合成的组合部分和用 2 Vlib 合成的组合部分的那个边界（前部和后部边界），所以逻辑合成的处理速度非常快。但是，算出的边界精度不高。通常在逻辑合成时，因为在一次逻辑合成后，还要在合成结果的基础上进行再合成，进一步电路的最优化，所以用来实施例最初的逻辑合成以后，用第一或第二实施例进行再次合成，以求提高逻辑合成

的处理速度，提高边界的计算精度，限制由高电压（3V）lib 合成的组合部的个数最小限度，可以更进一步降低功耗。

第四个实施例：

图 22 表示本发明的第四个实施例。本实施例在构成组合电路的数个组合部分内，把确定用 3Vlib 变换的组合部分，用低功耗观点可以预先判断合成半导体集成电路优良情况，按照指定预先确定的组合部分由 3 Vlib 进行变换。

图 22 的逻辑合成方法是在第一工程（步骤 S₅ - S₉）的前面阶段增加步骤 S₄₀ - S₄₅ 工程。这个增加的工程，首先在步骤 S₄₀，判断是否有逻辑设计者指定所定的组合部分用 3 Vlib 变换，属于有指定的情况，在步骤 S₄₁ 指定把所定的组合部分在 HDL 进行 3 Vlib 变换。例如，图 24 表示的是对 8 个输入数据 a、b、d、c、e、f、g、h 相加的加法器的功能描述，图 23 表示的是指定在最后位置加法元件由 3 Vlib 变换。图 23 的 [// low_power_synthesis_high_Voltage] 是指定部。

此后，是输入功能描述，在步骤 S₄₂ 判断有无上述那样的组合部分指定，在没有指定的情况，全部组合部分由 2 Vlib 变换，在有指定的情况；用步骤 S₄₃ 把被指定的组合部分由 3 Vlib 变换。

其次，用步骤 S₄₄ 判断有没有 2V 系列组合部分的输出是 3V 系列组合部分的输入，在那种 2V 系列组合部分和 3V 系列组合部分混合存在情况，在有混合存在情况的范围内，用步骤 S₄₅，在那个混合存在的 3V 系列组合部分的前段插入电平变换电路。插入的电平变换电路使用图 6（a）表示的电平变换电路 35，或者是图 6（b）表示的电平变换电路 35'。

第一工程（步骤 $S_5 \sim S_9$ ）、第二工程（步骤 $S_{10} \sim S_{12}$ ）以及第三工程（步骤 $S_{13} \sim S_{15}$ ），因为是上述第一个实施例相同的图 13 的流程图，所以带有相同的步骤和符号，它的说明从略。但是，在第二工程的步骤 S_{10} 时，没有混合存在情况下，用步骤 S_{50} 判断 3V 系列组合部分和其他 3V 系列组合部分之间是否有电平变换电路，在有电平变换电路的情况，再用步骤 S_{51} 删除那个电平变换电路。由第二工程的再合成处理 2V 系列组合部分被 3V 系列组合部分置换时，因为假设含有电平变换电路。

因此，在本实施例，图 24 用通常（没有指定由 3 Vlib 变换所定的组合部分）功能描述图 13 的逻辑合成方法（第一实施例），图 25（a）表示有 7 个加法元件（运算元件）的加法器，图 25（c）表示在前段位置由 3 Vlib 合成的 4 个加法元件，把前段位置的 8 个寄存器由 2V/3V 系列双稳电路变换，在本实施例中，图 25（b）附加了阴影表示，在最后段位置只有用 3Vlib 合成的加法元件，它的前段配置电平变换电路，本实施例用 3 Vlib 合成减少了组合部分的个数，目的是可以降低功耗。

第五个实施例：

图 26 至图 28 表示本发明的第五个实施例，在本实施例，信号传送延迟时间超过上限值的组合电路内，把 3V 高压电源 15 作电源合成在第二组合电路的部分，不限制在前部，而是从面积和处理速度的观点进行最佳选择。

图 26 表示第三个实施例的图 21 流程图里的前半部分，图 27 表示同一流程图的后半部分，把流程图的步骤 S_{35} 变更在图 2b 的步骤 $S_{60} \sim S_{69}$ ，在流程图的步骤 S_{10} 和步骤 S_{13} 之间增加图 27 的步

骤 S_{70} 和 S_{71} 。

在图 26 中, 步骤 S_{34} 是在信号传送延迟时间的估算结果和设计上的延迟上限值基础上, 计算出一个组合电路中的高电压

(3V) lib 和低电压 (2V) lib 的比值 P 后, 在步骤 S_{60} 把那个组合电路的全部门的段数乘以比值 P , 计算出那个组合电路中用高电压 (3V) lib 变换的门的段数 (高电压 lib 变换范围)。继续用步骤 S_{61} , 把上述高电压 (3V) lib 的变换范围 (所定的尺寸) 作为检索范围 (窗口), 计算出一个组合电路中窗口的个数 n 后, 用步骤 S_{62} 首先设定变量 k 的初始值 ($k = 0$) 后, 在步骤 S_{63} 以后的步骤评价 n 个窗口中的每个窗口。也就是, 由步骤 S_{62} 设定 $k = k + 1$, 步骤 S_{64} 设定第一个窗口内的组合部分, 由步骤 S_{65} 对于这个窗口内的组合部分的面积及延迟进行评价。此后, 在步骤 S_{66} 把变量 k 和窗口个数 n 进行评价。此后, 在步骤 S_{66} 把变量 k 和窗口个数 n 进行比较, 在 $k < n$ 时, 返回到步骤 S_{63} , 依次地对第 2 ~ 第 n 个窗口内的组合部分的总面积和延迟进行评价。在步骤 S_{67} 对所有的窗口进行选择, 选择窗口内的组合部分的总面积最小或延迟最小的那个窗口, 在步骤 S_{68} , 对被选择的窗口不是第一个窗口情况, 用步骤 S_{69} 在被选择窗口的前段插入电平变换电路。

图 27 的步骤 S_{10} 中, 对于没有 2V 系列组合部分和 3V 系列组合部分混合存在的情况, 在步骤 S_{70} 判断在 3V 系列组合部分和其他 3V 系列组合部分之间, 是否有电平变换电路, 在有电平变换电路情况, 按照第二工程的再合成处理, 因为在 3V 系列组合部分和其他 3V 系列组合部分之间含有电平变换电路, 所以增加步骤 S_{71} 来删除那个电平变换电路。

因此，本实施例具有如下效果，也就是在图 28 表示的组合电路(这是在图 25 表示的有 7 个加法元件的加法器)用图中的 (a)、(b) 及 (c) 表示分别用于变换第 1 个、第 2 个及第 3 个窗口，因为图 28 (c) 的第 3 个窗口加法元件总面积 (个数) 最少，所以这个范围用 3Vlib 变换。因此，采用 3Vlib 变换可以使加法元件个数最少，可进一步降低功耗。

第六个实施例

图 33 及图 34 表示本发明的第六个实施例。在第四个实施例中，在加法器的最后段位置，尽管把组合部分由 3Vlib 合成代替，在保留进位方式的并行乘法器的最后段位置组合部分是由 3Vlib 合成。

图 33 是在保留进位方式并行乘法器的最后段位置，表示含有指定的应该由 3Vlib 合成组合部分的功能描述，这个功能描述是逻辑合成装置 60 的读取部分 61 的输入。

图 34 表示用读取部分 61 输入的功能描述，被逻辑合成成了的保留进位方式的并行乘法器。图中的并行乘法器是把复数个逻辑与电路 90、复数个半加法器 HA 及全加法器 FA 配置成阵列状态，在最后段配置成多比特的加法器 91，这个最后段的全加法器 91 由 3 Vlib 合成，其他用 2 Vlib 合成。但是，在最后段的全加法器 91 的前面配置了 16 个电平变换电路 92。各个电平变换电路 92 把从前段输入信号电平 (2V) 变换成高电平 (3V) 输出。

因此，在本实施例，因为是保留进位方式的并行乘法器，所以在电路中大部分是加法器的阵列，就是普通的加法器，但是最后段的加法器 91 必须是高速的。为了提高速度，通常是在最后段

的加法器使用先行进位加法器，所以这个最后段加法器 91 是高电压（3V）系列，由哪种在电路的规模和功率消耗上均优的电路来生成，可以生成比以前速度高的乘法器。

在本实施例中，虽然说明的是保留进位方式的并行乘法器，本发明的运算电路同样可以适用于减法器、除法器、累积加法器、累积减法器、累积乘法器以及累积除法器。

再者，虽然以上说明适用于芯片 20 的内部盘心 22 内形成功能块 A，同样也适用于功能块 B - D，除了存储单元部分 E 以外，在功能块 A - D 的相互之间也同样适用本发明。

因此，根据本实施例的逻辑合成方法，在有关键路径构成组合电路的组合部分内，只对一部分组合用 3V 的高压电源，因为在位于组合电路前面的寄存器内配置了电平变换电路，所以在有关键路径组合电路内，只对关键路径用高电压源驱动的情况，就要在有关键路径组合电路内配置数个电平变换电路，就需对每个配置电平变换电路位置判断那个是一定不能共用的，可以减少必须的电平变换电路个数，使得半导体集成电路的设计变得非常容易。并且，有关键路径组合电路的个数与备置在半导体集成电路上的组合电路数量相比，有关键路径组合电路数量极少，而且对构成有关键路径组合电路的组合部分内，也仅仅是对一部分组合用 3V 的高压源 15 驱动，消耗电流只有极少的增加，另外，对没有关键路径的组合电路全部用 2V 低电压源 16 驱动，减少整个半导体集成电路消耗电流，降低功耗。

本实施例的半导体集成电路图 3 和以前的半导体集成电路图 30 相比较，在以前的半导体集成电路图 30 中，各个组合电路 100、

102、104 及 106 的信号传送延迟时间，图中分别表示为 6ns、12ns、14.4ns、8ns，从双稳电路的时钟输入时到数据输出时的延迟时间为 2ns，因为组合电路最大延迟时间是 104 电路的 14.4ns，所以，图 30 电路的最高工作频率为：

$$1000 / (2 + 14.4) = 60.98\text{MHZ}$$

另外，在本实施例的半导体集成电路图 3 中，有关键路径组合电路 5，因为它的前部用高电压（3V）系列，后部用低电压（2V）系列分别构成，所以它的延迟时间是设计上的上限值（例如 20ns）。没有关键路径组合电路 1、3 和 7 的延迟时间，因为将 3V 的高电压降低到 2V 的低电压，使得逻辑单元的延迟随着变大。另外，假定图 3 的半导体集成电路，2V 的低电压源是 3V 的高电压源的延迟时间的 1.5 倍。在没有关键路径的组合电路 1、3、7 中，延迟时间最大的是组合电路 3，延迟时间为 18ns。

备置 2V 低电压源 16 和 3V 高电压源 15 的结果，使有关键路径的组合电路 5 的延迟变成 18ns（假定是相对 3V 高电压源 15 驱动的 1.25 倍）。从双稳电路时钟输入时到数据输出时各个信号传送延迟时间是 2ns，本实施例的半导体集成电路的最高工作频率为：

$$1000 / (2 + 18) = 50\text{MHZ}$$

最大延迟时间只要在设计上限值以下，就没有问题。也就是说，没有关键路径组合电路 1、3 和 7 用 2V 低电压源 16 驱动，有关键路径组合电路 5 用 3V 高电压源 15 和 2V 低电压源 16 驱动，可以满足设计上的最高工作频率的要求。

图 35 是表示把 20ns 作为设计上的上限延迟时间，在以前半

半导体集成电路和本发明的半导体集成电路，从双稳电路的时钟输入时到下一段的双稳电路的数据输入时的延迟，也就是表示寄存器和组合电路总的信号传送延迟时间的分布。图（a）是以以前的3V系列半导体集成电路的延迟分布，图（b）是本实施例的2V系列及3V系列混合存在的半导体集成电路的延迟分布。对于以前的半导体集成电路只是把电源电压从3V系列变到2V系列，最大延迟时间从20ns变到30ns，关键路径的延迟时间尽管超过设计上限值20ns，可是在图3的本实施例的半导体集成电路中，对于在2V系列电压合成的组合电路的延迟时间超过20ns，有关键路径组合电路的每一个，因为只将关键路径的组合部分变更为3V的高电压源系列，其余组合部分和其他没有关键路径的组合电路用2V低电压源系列，就可以满足设计上限值20ns。图（b）表示这种情况延迟的分布。

然后，比较以前的半导体集成电路和本发明的半导体集成电路的电路规模。

把以前的半导体集成电路的电路规模作为S，在半导体集成电路中双稳电路的比例占20%，在全部双稳电路中有电平变换电路的双稳电路占比例的10%，由本发明的双稳电路构成的是2V/3V系列，和以前的双稳电路构成不同，面积增加作为10%，本发明的半导体集成电路的电路规模由下式表示：

$$S \times 0.8 + S \times 0.8 + S \times 1.1 \times 0.02 = S \times 1.002.$$

电路规模的增加限于0.2%。

另外，在上述条件下，在全部双稳电路中把有电平变换电路的双稳电路占比例的5%，本发明的半导体集成电路规模由下式

表示:

$$S \times 0.8 + S \times 0.19 + S \times 1.1 \times 0.01 = S \times 1.001.$$

电路规模的增加限于 0.1 %。

第七个实施例

图 36 到图 39 表示本发明的第七个实施例。在以上的各个实施例中,在用高电压 (3V) 系列的组合电路情况,在组合电路前面的寄存器有电平变换电路。设置这个电平变换的理由,例如,在图 4 表示构成的双稳电路 (寄存器) 2 的输出缓冲器 32 的倒相器 34c 和 34d, 是为了防止贯穿电流的流通。下面还要详细说明这个贯穿电流,图 42 是表示上述倒相器的内部结构。图中表示在高电压 (3V) 电源 V_0 和接地电源 V_{ss} 之间,串联配置 P 沟道型和 N 沟道型的晶体管 T_p 、 T_n 。在两个晶体管的栅极输入信号,连接点是倒相器输出端。输入信号的高电平 (“H”) 是低电压源 16 的低电压,即 2V。在输入信号为高 (“H”) 电平时,因为 N 沟道型晶体管 T_n 导通,所以 P 沟道型晶体管 T_p 没有完全截止,其结果是因为从高电压源 15 在低电压流 16 流有贯穿电流。

可是,高电压源 15 与低电压源 16 的电位差是 P 沟道型晶体管 T_p 的阈值电压 V_t 以下的情况, P 沟道型晶体管 T_p 一定截止,没有流通的贯穿电流。因此,把上述电位差设置在 P 沟道型晶体管 T_p 的阈值电压以下,例如阈值电压 $V_t = 0.5V$ 时,高电压源 15 的高电压设定 3V,低电压源 16 的低电压设定 2.7V 后,就变成没有必要设置电平变换电路。本实施例是表示这种情况的例子。

在图 36 中表示的功能块,是把组合电路 1、3、7 三个组合电路用 2.7V 低电压作电源,用 2.7V 系列组合电路 (第一组合电

路)构成,组合电路5用3V高电压作电源,用3V系列组合电路(第二组合电路)构成。双稳电路2、4、6、8由于用2.7V低电压作电源,构成2.7V系列。具体的2.7V系列双稳电路与图4表示的结构相同,只是电源电压的不同。

图37是表示构成图36的功能块,逻辑合成方法的一个示例。在图中,在步骤 S_1 由低电压lib(2.7V)变换各个组合电路的情况,估算各个组合电路的信号传送时间,在步骤 S_2 判断这个估算结果是否超过设计上限延迟时间值,延迟时间在上限值以下的组合电路,在步骤 S_3 ,那个组合电路用2.7V低电压作电源,合成在第一组合电路上,对超过延迟上限值的组合电路;在步骤 S_4 ,把那个组合电路用3V高电压作电源,合成在第二组合电路上。此后,在步骤 S_5 ,把双稳电路变换在2.7Vlib的双稳电路上。

图38表示是它的逻辑合成方法的示例。图38和图36的不同点是在开始的步骤 S_1 ,要是把全部组合电路和双稳电路变换在2.7Vlib的组合电路和双稳电路上以后,在步骤 S_2 ,判断信号传送时间超过设计的延迟时间上限值的组合电路,在步骤 S_4 ,把超过上限值的组合电路变换在3Vlib的组合电路上。所以,它的构成从略。

图此,在本实施例,图39表示在两个寄存器之间的位置,有一个组合电路70的信号传送延迟时间超过设计上限值的情况,这个组合电路的全部用3Vlib变换,如图中用阴影线表示的那样,在它的前段位置的双稳电路用3V系列双稳电路变换,而且没有电平变换电路。这时,在用上述3Vlib变换的组合电路70中,虽然有从2.7Vlib变换的组合部分71a、71b的低电压(2.7V)信号

输入，因为组合电路 70 接收低电压的信号也能正常工作，所以组合部分 71a、71b 不用在 3 Vlib 上变换。

图 40 是表示本实施例的变相示例。在第七个实施例，在信号传送延迟时间超过设计延迟上限的组合电路，虽然把那个组合电路的全部变换在 3 Vlib 上，但是，只是那个部分变换在 3 Vlib 上，3 其余部分是变换在 2.7 Vlib 上。确定哪个部位变换在 3 Vlib 上的方法，用第五个实施例的窗口，与在图 26 和图 27 表示的方法相同。在本变相示例的图 40 中，因为不要电平变换电路，与表示第五个实施例的图 26 和图 27 相比，省略电平变换电路的插入（图 26 的步骤 S₆₈ 和 S₆₉）、删除电平变换电路（步骤 S₇₀ 和 S₁₁）的步骤。

图 41 是表示本实施例的效果。从图中可以判断，设计延迟上限值作为 20ns 时，图 41（a）表示 3V 的电压系列半导体集成电路的延迟分布，把上述 3V 的电压系列变更在 2.7V 的低电压系列，在图 41（b）上用点划线表示它的分布，最大延迟时间从 20ns 变到 24ns，超过设计的延迟上限值，在同图中，用实线表示本实施例的 2.7V 系列和 3V 系列混合存在的半导体集成电路的延迟分布，可以满足设计的延迟上限值。

图 1




图 2

12 图象处理用的第 ILSI




图 3




图4




图 5





图 6

(a)

35 电平变换电路



(b)

35' 电平变换电路




图 7




图 8

51' 有电平变换电路锁存电路




图 9




图 10

```
module demo4(clk,r,q);
    input      clk,r;
    output [3:0] q;
    wire [3:0]  qx;
    reg [3:0]    q;

    function [3:0] fq;
        input      r;
        input [3:0] q;

        if(r)
            fq = 4'h0;
        else
            if(q < 4'd9)
                fq = q + 1'b1;
            else
                ;
    endfunction

    assign qx = fq(r,q);

    always @(posedge clk)
        q = qx;

endmodule
```

图 11

```

module demo4 ( clk, r, q );
output [3:0] q;
input  clk, r;

wire net7, net8, net9, net10, n60, n51, n52, n53, n54, n55, n56, n57, n58,
n59;

MD40C \q_reg[0] ( .NQ(net10), .Q(q[0]), .CK(clk), .D(n60) );
MD40C \q_reg[1] ( .NQ(net9), .Q(q[1]), .CK(clk), .D(n59) );
MC22E U20 ( .Y(n59), .A(n60), .B(n56), .S(net9) );
MC11E U21 ( .Y(n57), .A(net7), .B(n51), .C(net8), .D(n52) );
MD40C \q_reg[2] ( .NQ(net8), .Q(q[2]), .CK(clk), .D(n58) );
MC43E U22 ( .Y(n60), .B(net10), .NA(n51) );
MC6E U23 ( .Y(n53), .A(net10), .B(net8), .C(net9), .D(net7) );
M02E U24 ( .Y(n51), .A(n53), .B(r) );
MD40C \q_reg[3] ( .NQ(net7), .Q(q[3]), .CK(clk), .D(n57) );
M03E U25 ( .Y(n52), .A(net9), .B(net10), .C(n51) );
MC44E U26 ( .Y(n54), .B(n51), .NA(net9) );
MC43E U17 ( .Y(n55), .B(n54), .NA(n60) );
MC21E U18 ( .NY(n58), .A(n55), .B(n52), .S(net8) );
MR2E U19 ( .Y(n56), .A(net10), .B(n51) );

endmodule

```

图 12




图 13




图 14

Table 1 Cell lists of Conventional

Conventional CMOS Library (61 cells)		
INVERTER	4AND	2OR/2AND
INVERTER_P2	4AND_P2	2OR/2AND_P2
INVERTER_P4	2OR	3OR/2AND
INVERTER_P8	2OR_P2	3OR/2AND_P2
2NAND	3OR	2ANDx2/2OR
3NAND	3OR_P2	2ANDx2/2OR_P2
2NOR	4OR	3ANDx2/2OR
2NOR_P2	4OR_P2	3ANDx2/2OR_P2
3NOR	2AND/2NOR	2ANDx3/3OR
3NOR_P2	2ANDx2/2NOR	2ANDx3/3OR_P2
4NOR	3AND/3NOR	2ANDx2/3OR
4NOR_P2	2OR/2NAND	2ANDx2/3OR_P2
2XOR	2OR/3NAND	2ORx2/2AND
2XOR_P2	3OR/2NAND	2ORx2/2AND_P2
2XNOR	2AND/2OR	2ANDx4/4OR
2XNOR_P2	2AND/2OR_P2	2ANDx4/4OR_P2
2AND	3AND/2OR	8NAND
2AND_P2	3AND/2OR_P2	8NAND_P2
3AND	2AND/3OR	8AND
3AND_P2	2AND/3OR_P2	8AND_P2
		8OR

(_P2, _P4, _P8 represent x2, x4, x8 powered cells)

图 15




图16




图 17

```
module circuit (in, out);  
    input in;  
    output out;  
  
    reg r1, out;  
    wire r2x;  
  
    function func AB  
        ...  
    endfunction  
  
    assign r2x = func AB (r1);  
  
    always @(posedge clk)  
    begin  
        r1 = in;  
        out = r2x;  
    end  
  
endmodule
```

图 18

```
module circuit (in, out);  
    input in;  
    output out;  
  
    reg r1, r2, out;  
    wire r2x, r3x;  
  
    function func A  
        ...  
    endfunction  
  
    function func B  
        ...  
    endfunction  
  
    assign r2x = func A (r1)  
    assign r3x = func B (r2)  
  
    always @(posedge clk)  
    begin  
        r1 = in;  
        r2 = r2x;  
        out = r3x;  
    end  
  
endmodule
```


图19




图 20




图 21




图 22




图 23

```
module add8(a,b,c,d,e,f,g,h,y);  
  input  a,b,c,d,e,f,g,h;  
  output y;  
  
  wire  a1,b1;  
  
  assign a1 = (a + b) + (c + d);  
  assign b1 = (e + f) + (g + h);  
  assign y  = a1 + b1;    // low_power_synthesis_high_voltage  
  
endmodule
```

图 24

```
module add8(a,b,c,d,e,f,g,h,y);  
  input  a,b,c,d,e,f,g,h;  
  output y;  
  
  wire  a1,b1;  
  
  assign a1 = (a + b) + (c + d);  
  assign b1 = (e + f) + (g + h);  
  assign y  = a1 + b1;  
  
endmodule
```

图 25






图 26




图 27




图 28




图 29

```
module circuit (out, in, clk);  
    input in, clk;  
    output out;  
  
    reg r1, r2, r3, r4;           // 寄存器定义  
    wire r1x, r2x, r3x, r4x;  
  
    function func1;               // 组合电路 func1  
        ...  
    endfunction  
  
    function func2;               // 组合电路 func2  
        ...  
    endfunction  
  
    function func3;               // 组合电路 func3  
        ...  
    endfunction  
  
    function func4;               // 组合电路 func4  
        ...  
    endfunction  
  
    assign r1x = func1(...)  
    assign r2x = func2(...)  
    assign r3x = func3(...)  
    assign r4x = func4(...)  
  
    always@(posedge clk)          // 寄存器传送  
    begin  
        r1 = r1x;  
        r2 = r2x;  
        r3 = r3x;  
        r4 = r4x;  
    end  
  
endmodule
```

图 30




图 31




图 32




图 33

```

/* multiplier -- carry save method */

module mul(x,y,z);
    input [7:0] x;           // 8 bits
    input [7:0] y;           // 8 bits
    output [14:0] z;         // 15 bits

    wire[14:0] s;            // sum
    wire[13:6] c;            // carry

    function [22:0] aroad;    // function 'array of adder'
    input [7:0] x;
    input [7:0] y;

    . . .

endfunction

    assign {c[13:6],s[14:0]} = aroad(x,y); // call 'array of adder'

    assign z[6:0] = s[6:0];
    assign z[14:7] = s[14:7] + c[13:6];    // low_power_synthesis_high_voltage

endmodule

```

图 34




图 35





图 36




图 37




图 38




图 39




图 40




图 41





图 42

